-
是德科技與ADI公司簽署諒解備忘錄，攜手設計和開(kāi)發(fā)6G技術(shù)
是德科技公司近日宣布，該公司已與 ADI 公司簽署諒解備忘錄，致力于攜手推動(dòng) 6G 技術(shù)的設計和開(kāi)發(fā)。
發(fā)布時(shí)間：2023-03-09 00:00:00 -
高轉換率，符合CISPR 5類(lèi)電磁輻射標準的Silent Switcher (穩壓器)
當設計中需要優(yōu)先考慮并盡可能減少EMI（電磁干擾）時(shí)，線(xiàn)性穩壓器可以算得上一種低噪聲解決方案，但考慮到散熱和效率要求其并不適用于該種場(chǎng)景，反而需要選擇開(kāi)關(guān)穩壓器。
發(fā)布時(shí)間：2023-03-10 00:00:00 -
ADI推出超低噪聲、超高PSRR μModule?穩壓器，為噪聲敏感型應用供電
Analog Devices, Inc (ADI)推出一款超低噪聲雙輸出DC DC μModule穩壓器，在芯片設計、布局和封裝方面具有專(zhuān)利創(chuàng )新。LTM8080的前端是一個(gè)高效同步Silent Switcher?降壓型穩壓器，后面是兩個(gè)單獨的低噪聲、低壓差(LDO)穩壓器，工作輸入電壓高達40 V。
發(fā)布時(shí)間：2023-03-23 00:00:00 -
適用于低功耗信號鏈應用的功率優(yōu)化技術(shù)
本文介紹用于在低功耗信號鏈應用中實(shí)現優(yōu)化能效比的精密低功耗信號鏈解決方案和技術(shù)。本文將介紹功耗調節、功率循環(huán)和占空比等用于進(jìn)一步降低系統功耗的技術(shù)（不僅限于選擇低功耗產(chǎn)品，這有時(shí)并不夠）。
發(fā)布時(shí)間：2023-03-27 00:00:00 -
精密系統的實(shí)用RTI計算
本文簡(jiǎn)要介紹了精密系統中的參考到輸入(RTI)的計算和仿真，以及如何從中獲得盡可能多的重要信息。在設計用于模擬測量的信號鏈時(shí)，必須考量信號鏈中不同組件導致的誤差和噪聲，用于確定最高性能。
發(fā)布時(shí)間：2023-03-30 00:00:00 -
混合信號PCB布局設計的基本準則
本文詳細說(shuō)明在設計混合信號PCB的布局時(shí)應考慮的內容。本文將涉及元件放置、電路板分層和接地平面方面的考量。本文討論的準則為混合信號板的布局設計提供了一種實(shí)用方法，對所有背景的工程師應當都能有所幫助。
發(fā)布時(shí)間：2023-04-17 00:00:00 -
發(fā)布時(shí)間：2023-04-17 00:00:00
-
學(xué)子專(zhuān)區—ADALM2000實(shí)驗：鎖相環(huán)
本實(shí)驗活動(dòng)介紹鎖相環(huán)(PLL)。PLL電路有一些重要的應用，例如信號調制 解調（主要是頻率和相位調制）、同步、時(shí)鐘和數據恢復，以及倍頻和頻率合成。在這項實(shí)驗中，您將建立一個(gè)簡(jiǎn)單的PLL電路，讓您對PLL操作有基本的了解。
發(fā)布時(shí)間：2023-04-21 00:00:00 -
如何組合使用低通濾波器和ADC驅動(dòng)器獲取20 V p-p信號
通過(guò)驅動(dòng)ADC實(shí)現優(yōu)化的混合信號性能，這是一大設計挑戰。圖1所示為標準的驅動(dòng)器ADC電路。在A(yíng)DC采集期間，采樣電容將反沖RC濾波器中指數衰減的電壓和電流?；旌闲盘朅DC驅動(dòng)器電路的最佳性能受到多個(gè)變量影響。
發(fā)布時(shí)間：2023-04-23 00:00:00 -
ADI任命Alan Lee為首席技術(shù)官
ADI宣布任命Alan Lee為首席技術(shù)官（CTO）。Alan將致力于發(fā)掘能夠顛覆和塑造半導體行業(yè)及相關(guān)市場(chǎng)的新一代技術(shù)，并積極推動(dòng)此類(lèi)技術(shù)的發(fā)展。
發(fā)布時(shí)間：2023-04-26 00:00:00
